首页 | 供应信息 | 求购信息 | 下载系统 | 技术资讯 | 企业信息 | 产品信息 | 论文信息 | 展会信息 | 在线工具 | 论坛
作者: 发布时间:2009-04-19 15:57:33 来源: 繁体版
&nbsp&nbsp&nbsp&nbsp&nbsp&nbsp&nbsp&nbsp &nbsp&nbsp&nbsp&nbsp &nbsp&nbsp&nbsp&nbsp &nbsp&nbsp&nbsp&nbsp   Altera公司近日发售Quartus II设计软件5.0版,使FPGA编译时间缩短近70%
                          Altera公司近日发售Quartus II设计软件5.0版,使FPGA编译时间缩短近70%。其中采用的编译增强技术可使设计人员在综合和适配(布局布线)时,能够将设计分成物理和逻辑两部分。此功能支持基于模块的设计,设计人员能够保持专用模块性能不变,而只对其他模块进行优化。设计人员采用编译增强技术,在设计迭代时,可缩短设计编译时间,更高效的实现设计时序逼近。        Altera公司亚太区产品市场经理Eric Lam解释说,编译增强技术就是将不同的设计模块进行分区,针对不同的分区采用不同的优化技术,不需要改动的分区保持其性能不变。而需改动的设计只对其中某一个分区进行优化,然后再进行顶层验证。从而大大缩短了时序逼近时间显著缩短了整个产品的开发时间。        除此之外,Quartus II设计软件5.0版主要新特性还包括:SOPC Builder增强特性——两个新的增强特性帮助开发人员节省了大量的开发时间,为采用PCI、外部存储器接口(EMIF)和定制处理器接口的外部处理器提供简便接口,支持多处理器系统内的处理器间通信和资源安全共享。新的I/O引脚规划器——该特性简化了高密度和大引脚数量设计的引脚分配和确认过程。HardCopy II Advisor——HardCopy II Advisor指导用户实现Stratix II FPGA向HardCopy II结构化ASIC的移植。对高密度设计基本要求的改进——Quartus II软件5.0版编译过程降低了对物理存储器的占用,因此多数面向高密度Stratix II器件的设计能够在标准PC上进行,只占用2GB存储空间。此版本还加入了对64位Red Hat Linux和Sun Solaris操作系统的支持。          

新版设计软件使FPGA编译时间缩短近70%
  
评论】【加入收藏夹】【 】【关闭
※ 相关信息
无相关信息
※ 其他信息
访问数: | 共有条评论
发表评论
用户名:
密码:
验证码: 看不清楚,点击刷新
匿名发表

 搜索新闻
[提交投稿]  [管理投稿]
 最新新闻
 热点新闻
数据加载中..

网站地图
Autooo.Net 版权所有
Copyright © 2007--2014 All rights reserved